

# MAX II CPLD の I<sup>2</sup>C バス・インタフェースを 使用した GPIO ピンの拡張

この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用 ください。設計の際には、最新の英語版で内容をご確認ください。

## 2007 年 12 月 ver. 1.0

#### Application Note 494

はじめに このデザイン例では、業界標準の PC バスを介して汎用 I/O (GPIO) ピンを拡張 するアルテラの MAX<sup>®</sup> II CPLD の機能について説明します。パッケージ・サイズ を縮小しピン数を減らすために、多くのマイクロプロセッサ・ベースのシステム では、汎用 I/O 数が制限されています。しかし、システムが I<sup>2</sup>C インタフェース を備えている場合はこの限りではありません。このデザイン例では、I<sup>2</sup>C バスを 介してさらに GPIO ピンを追加する方法を示します。MAX II CPLD を使用する と、追加 GPIO ピンの消費電力はマイクロプロセッサの I/O ピンよりも少なくな ります。

# GPIO ピンの 拡張および I<sup>2</sup>C

場合によっては、システム内の比較的長い PCB トレース・パスから GPIO ピンに アクセスする必要があります。PC インタフェースは 2 線式システムなので、デ ザインでは 1 本の共通 2 線式トレースだけでリモート・エンドに複数の入力ピン と出力ピンを提供します。これによって、デザインの柔軟性が向上し、またシス テム全体が物理的によりコンパクトになります。さらに、パッケージ・サイズを 縮小し、ピン数を減らすこともできます。

ファン・コントローラ、LED ステータス・ディスプレイ、ステータス・インディ ケータなどのデバイスを汎用出力ピンを介して、簡単に接続および制御すること ができます。同様に、リセット・ピンやプッシュ・ボタン・スイッチなどのデバ イスを、多様なアプリケーションに対応するよう CPLD に配置された汎用入力に 簡単に結合することができます。

#### 図 1. I<sup>2</sup>C Bus を介した GPIO ピンの拡張



GPIO ピン拡張 のための I<sup>2</sup>C インタフェー ス MAX II CPLD は I<sup>P</sup>C バス上でスレーブとして機能し、I<sup>P</sup>C インタフェースに、I<sup>P</sup>C clock SCL と I<sup>P</sup>C data line SDA の 2 本のピンを備えています。I<sup>P</sup>C マスタとして 機能するホスト・システムは、MAX II デバイス(I<sup>P</sup>C スレーブとして機能)と交 信します。CPLD は、ホストに対して 8 つの汎用入力ポートと 8 つの汎用出力ポートを提供します。I<sup>P</sup>C バスを通してシリアルに送信されたデータは、GPIO ピンで パラレルに受信されます。このようにして、8 つの汎用 I/O のすべてを同時に読 み出すかまたは書き込むことができます。

## I<sup>2</sup>C インタフェース

CPLD (I<sup>2</sup>C スレーブ) は、I<sup>2</sup>C インタフェース用に7ビットのビルトイン・アド レスを持ち、一般的な I<sup>2</sup>C プロトコルに従います。スタート信号はマスタによっ て送信され、その後に7ビットのアドレスと R/W ビットが続きます。I<sup>2</sup>C バスで ブロードキャストされたアドレスがスレーブ・デバイスのアドレスと一致すると、 スレーブ・デバイスから ACK (確認) 信号が送信され、その後にマスタから送信 されたリードまたはライト信号に応じたデータが続きます。この後に別の ACK 信 号が続きます。このようにして、マスタから Stop (P) 信号が送信されるまで、 データ交換が継続されます。

| 表 1. I <sup>2</sup> C インタフェース・ピンの説明 |                       |       |  |  |
|-------------------------------------|-----------------------|-------|--|--|
| 信号                                  | 用途                    | 入力/出力 |  |  |
| SCL                                 | I <sup>2</sup> C クロック | 出力    |  |  |
| SDA                                 | I²C シリアル・データ          | 双方向   |  |  |

## 図 2. I<sup>2</sup>C シグナル・フォーマット



S = Start (SCLK high, SDA high to low) R/W = Read/Write (1 for Read, 0 for Write) ACK = Acknowledgement (SDA held low by receiver) P = Stop (SCLK high, SDA low to high) Default Slave Address = 0000000 (00h)

## GPIO インタフェース

マスタが書き込み条件 (R/W=0) を発行するたびに、停止条件またはリピート・ スタート条件が発生するまで、I<sup>2</sup>C バス上で受信したデータを使用して汎用出力 ピンがアップデートされます。同様に、I<sup>2</sup>C マスタが読み出し条件 (R/W=1) を 発行すると、汎用入力ピンの値が ACK ビットでサンプリングされ、I<sup>2</sup>C バスを通 してシリアルに送信されます。このプロセスはマスタが停止またはリピート・ス タートを発行するまで続きます。

| 表 2. GPIO ピンの説明 |    |       |  |  |
|-----------------|----|-------|--|--|
| 信号              | 用途 | 入力/出力 |  |  |
| 8ビット入力          | 汎用 | 入力    |  |  |
| 8ビット出力          | 汎用 | 出力    |  |  |



実装

このデザイン例は、EPM240G デバイスまたはその他の MAXII CPLD を使用して 実装できます。実装では、このデザイン例のソース・コードを使用し、I<sup>2</sup>C バス・ ラインおよび GPIO ピンの拡張の入力と出力を MAX II GPIO に割り当てる必要 があります。GPIO ピンの拡張は、I<sup>2</sup>C 準拠の 2 線式バスを作成するために、PC のパラレル・ポートとインタフェース用ハードウェアを使用して作成された I<sup>2</sup>C シミュレータの助けにより、MDN-B2 デモ・ボード上でデモされます。I<sup>2</sup>C 環境 の設定について詳しくは、Maxim/Dallas Semiconductor のアプリケーション・ ノート AN3230 で説明されています。www.maxim-ic.com/appnotes.cfm/an\_pk/ 3230 このURL からダウンロードできる無償のソフトウェアをがウンロー ドできます。

http://files.dalsemi.com/system\_extension/AppNotes/AN3315/ParDS2W.exe

このユーティリティ・プログラムは、パラレル・ポートとインタフェース用ハー ドウェアを使用して MAX II CPLD と交信し、I<sup>P</sup>C 2 線式システムで要求される SDA 接続および SCL 接続を提供します。このデザインを実装すると、MDN-B2 デモ・ボードからの入力 (DIP スイッチで設定)を I<sup>P</sup>C マスタに伝達することが できます。同様に、I<sup>P</sup>C マスタから送信されたデータは、MAX II CPLD の GPIO 出力ポート (デモ・ボードの LED に接続) で使用できます。このデモの I<sup>P</sup>C マス タは、パラレル・ポート用の I<sup>P</sup>C ソフトウェアが動作する PC のユーザ・インタ フェースです。 MDN-B2 デモ・ボード上へのデザイン例の実装について、以下に詳しく説明しま す。表 3 に、このデザイン例の EPM240G ピン・アサインメントを示します。

| 表 3. MDN-B2 デモ・ボードを使用したデザイン例 |       |                |       |  |
|------------------------------|-------|----------------|-------|--|
| EPM240G のピン・アサインメント          |       |                |       |  |
| 信号                           | ピン    | 信号             | ピン    |  |
| SCLK                         | ピン 39 | SDA            | ピン40  |  |
| GPIO_output[0]               | ピン69  | GPIO_output[1] | ピン70  |  |
| GPIO_output[2]               | ピン71  | GPIO_output[3] | ピン72  |  |
| GPIO_output[4]               | ピン73  | GPIO_output[5] | ピン74  |  |
| GPIO_output[6]               | ピン75  | GPIO_output[7] | ピン76  |  |
| GPIO_input[0]                | ピン 55 | GPIO_input[1]  | ピン 56 |  |
| GPIO_input[2]                | ピン 57 | GPIO_input[3]  | ピン 58 |  |
| GPIO_input[4]                | ピン61  | GPIO_input[5]  | ピン66  |  |
| GPIO_input[6]                | ピン 67 | GPIO_input[7]  | ピン68  |  |

未使用ピンは、Quartus<sup>®</sup> II ソフトウェアで As input-tristated に割り当てます。 また、SCLK ピンと SDA ピンの Auto Open Drain 設定をイネーブルにする必要が あります。これを行うには、Assignments メニューの Settings を選択し、Analysis and Synthesis Settings の Auto Open-Drain 設定をイネーブルにします。これら の設定の後にコンパイルを行います。

## デザイン・ノート

MDN-B2 デモ・ボードでこのデザインのデモを行うには、以下のステップを実行 します。

- 1. スライド・スイッチ SW1 を使用して、デモ・ボードの電源をオンにします。
- デモ・ボード上のJTAGヘッダJP5とプログラミング・ケーブル(ByteBlaster™ II または USB-Blaster™)を使用してデザインを MAX II CPLD ヘダウンロー ドします。
- プログラミング・プロセスの起動前と起動中、デモ・ボードの SW4 を押し 続けます。プログラミングを終えたら、電源をオフにして JTAG コネクタを 取り外します。

- PC上でパラレル・ポートでドライブされる IPC 環境をセットアップするに は、以下を実行します。
  - Maxim 社のパラレル・ポート・ユーティリティなどのソフトウェア・ ユーティリティをダウンロードして、I<sup>2</sup>Cの定義済みのプロトコルでス レーブと交信します。パラレル・ポート用ソフトウェアをインストール します。(この例では、ParDS2W.exe プログラムを使用します。)
  - b. パラレル・ポート・ドライバをインストールして、このパラレル・ポート・ユーティリティに対応する Windows XP または Windows 2000 のパラレル・ポートへのアクセスを可能にする必要があります。ドライバは Direct-IO (www.direct-io.com/Direct-IO/directio.exe) からダウンロードできます。
  - c. インストール後に、Direct-IO プログラムを設定する必要があります。 Windowsのコントロール・パネルを開き、Direct IO アイコンをクリックします。パラレル・ポートの Begin および End アドレスを入力します(このアドレスは通常 378 ~ 37F ですが、Control Panel/System/ Hardware/Device Manager/Ports/ECP Printer port (LPT)/Resourcesの設定を調べて、使用している PC のパラレル・ポート・アドレスを確認してください)。
  - d. PC の起動時に、BIOS 設定を変更して、パラレル・ポートを ECP にコ ンフィギュレーションします。
  - 次に、Direct IO コントロール・パネルの Security タブを選択し、 ParDS2W.exe プログラムのディレクトリ・パスを表示します。Open、 Addの順にクリックしてプログラムを追加します。このユーティリティ のパスが Allowed Processes フィールドに表示されます。OK をクリッ クします。
  - f. MDN-B2 デモ・ボードに付属しているパラレル・ポート用 PC ドング ルを取り付けます。必要に応じて延長コードを使用して、パラレル・ ポート接続をデモ・ボードに近づけます。
  - g. I<sup>2</sup>C パラレル・ポート・ドングルのピッグ・テイルの4ピン・ソケット をデモ・ボードの I<sup>2</sup>C ヘッダ (JP3) に、ソケットの赤いマークと JP3 ヘッダのピン1を合わせて装着します。
  - h. ParDS2W プログラムを開き、PC の適切なパラレル・ポート・アドレス (Direct IO のコンフィギュレーション時に表示されたもの)を選択し、2-Wire Device Address を 00h に設定します。
- 5. パラレル・ポート・ユーティリティにより、2-Wire Functions を使用して、 IPC で書き込み動作および読み出し動作を実行することができます。

- I<sup>2</sup>C の書き込み動作を実行するには、Start、Write Byte の順にクリックしま す。Write Data の隣のフィールドに 16 進数のバイトを入力し、Write Data をクリックします。8 個の赤色 LED で対応する値を確認します。各書き込み 動作の終了後に、Stop をクリックします。
- 同様に、Start、Read Byte の順にクリックして、読み出し動作を実行しま す。Read ウィンドウに、デモ・ボードの SW5 ディップ・スイッチの設定が 表示されます。各読み出し動作の終了後に、Stop をクリックします。
- ソース・<br/>コードこのデザイン例は Verilog HDL を使用して作成しており、MDN-B2 デモ・ボード<br/>を使用したデモとなっています。ソース・コード、テストベンチ、および完成し<br/>た Quartus II プロジェクトは、以下から入手可能です。

www.altera.co.jp/literature/an/an494.zip

- **まとめ** このデザイン例が示すように、MAX II CPLD は I<sup>2</sup>C などの業界標準インタフェー ス規格を実装する際に有力な選択肢となります。MAX II CPLD は、低消費電力 で使いやすいパワー・オン機能と内部オシレータを備えており、I<sup>2</sup>C インタフェー スなどのアプリケーションを実装して、GPIO ピンの拡張を提供するための最適 なプログラマブル・ロジック・デバイスです。
- 関連情報 MAX II CPLD ホームページ: www.altera.co.jp/products/devices/cpld/max2/mx2-index.jsp

■ MAX II デバイスの資料ページ: www.altera.co.jp/literature/lit-max2.jsp

- MAX II パワーダウン・デザイン: www.altera.co.jp/support/examples/max/exm-power-down.html
- MAX II アプリケーション・ノート:
  「AN 422: MAX II CPLD を使用したポータブル・システムにおける消費電力の管理」
  「AN 428: MAX II CPLD のデザイン・ガイドライン」

# 改訂履歴

表4に、このアプリケーション・ノートの改訂履歴を示します。

| 表 4. 改訂履歴             |      |    |
|-----------------------|------|----|
| 日付 & ドキュメント・<br>バージョン | 変更内容 | 概要 |
| 2007 年 12 月 v1.0      | 初版   | _  |



101 Innovation Drive San Jose, CA 95134 www.altera.com Literature Services: literature@altera.com Copyright © 2007 Altera Corporation. All rights reserved. Altera, The Programmable Solutions Company, the stylized Altera logo, specific device designations, and all other words and logos that are identified as trademarks and/or service marks are, unless noted otherwise, the trademarks and service marks of Altera Corporation in the U.S. and other countries. All other product or service names are the property of their respective holders. Altera products are protected under numerous U.S. and foreign patents and pending applications, maskwork rights, and copyrights. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera's standard warranty, but responsibility or liability arising out of the application or use of any information, product, or service described herein the application or use of any information, product, or service described herein the application or use of any information, product, or service described herein the application or use of any information.

except as expressly agreed to in writing by Altera Corporation. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.

